chiplet能否拯救半导体供应链？

我们制造的半导体数量比以往任何时候都多，但不知为何，这仍然远远不够。需求持续增长，这得益于人工智能在我们日常生活中的兴起，但生产仍面临瓶颈。问题不仅仅是规模问题;更归根结底，是整个制造业的结构。目前，半导体行业高度集中，依赖于少数几家晶圆厂。除此之外，地缘政治日益复杂，每个人都希望成为开发这些先进芯片的中心。然而，只有少数国家具备实现这一目标的基础设施、专业知识和原材料。

小芯片登场，这是一种模块化、可混搭的构建模块，它们被评为麻省理工技术评论2024年十大突破性技术之一。它们为制造过程提供了不同的路径，不再在同一工厂制造单片处理器，而是可以从更小的专用芯片组装系统。据说这种方法可以减轻供应链压力，并为我们带来新的设计灵活性。但这现实可行，还是只是痴心妄想？

半导体行业面临一个问题：我们对不断制造更强大（且通常更复杂）处理器的需求增长缓慢，且极易受到供应链问题的影响。这正是芯片组的用武之地。这些是小型模块化芯片，设计用来专注于一项任务并表现出色。例如，单个芯片组可能是处理器核心、内存块或图形单元。

单独来看，芯片组只是构建模块，难以实现太多功能。但一旦与标准接口结合，你可以打造完全定制的系统单芯片（SoC），精确满足你的需求。重要的是，传统“一刀切”芯片可以去除不必要的组件。这意味着开发更快，芯片效率更高。

我们已经看到半导体行业巨头推出基于芯片组的架构。AMD的EPYC处理器展示了其可扩展性，英特尔的Meteor Lake是英特尔首个采用芯片组架构的移动处理器。苹果也参与其中，推出了据称拥有超过1100亿个晶体管的架构，并特别擅长为创意工作负载提供高性能集成。

乍一看，芯片组正是工程师一直在寻找的解决方案。基于芯片组的设计使得从更小、功能特定的芯片组成SoC。这些模块可以独立优化性能和能效，然后通过标准化互连进行集成。即使它们足够靠近，也能减少延迟和能量延迟。

当我们考察芯片组和标准单体SoC供应链的差异时，真正的优势显现出来。与单片芯片不同，芯片组不需要一次性在同一位置组装。CPU核心可能来自一个晶圆厂，一个AI加速器来自另一个国家，而一个I/O模块则来自完全不同的国家。这直接挑战了行业目前依赖少数高度集中化晶圆厂的状况。

经过设计、测试和验证的芯片组可以在多个产品间重复使用，从而缩短设计周期并提高整体投资回报率。制造小芯片所需的小芯片也是优势，因为它们每片晶圆产率更高。由于缺陷仅发生在单个瓦片中，而非整个整体芯片，因此报废率降低。

表1。UCIe 3.0的精选性能指标。（表：下一个平台）

目前正在推动行业范围内的标准化，诸如通用芯片互连快递（UCIe）等标准使多家芯片能够相互集成。该项目由芯片行业领导者于2022年建立，硬件厂商直到最近才开始发布基于UCIe规范的技术，Synopsys和Cadence的IP产品开启了这一进程。IP产品对于UCIe标准的成功采用至关重要，因为对大多数公司来说，从零开始生产符合UCIe的芯片组设计既困难又昂贵。这种方法有潜力将SoC生产与我们目前习惯的僵化供应链脱钩，为我们提供更大的灵活性和应对波动需求和制造限制的韧性。但目前，UCIe对中端设计来说可能有些过于繁复，且正逐渐成为大型数据中心、人工智能和网络SoC的强制标准。

尽管芯片电池前景看好，但仍面临一些现实的挑战，无法忽视。从包装开始，也就是将多个模具组装成一个功能单元的高级工艺。要极其精准地对齐这些微小芯片，以保持整个封装的性能，绝非易事。2.5D和3D集成等技术正在迅速提升，但它们带来了更多成本和复杂性，行业仍在学习如何管理这些问题。正如依赖受控工作环境的半导体制造其他领域一样，这些封装步骤需要卓越的精度和防污染保护。

虽然理论上芯片组可以在不同地点制造并拼接，但实际上，世界大部分地区仍依赖于韩国和台湾这些半导体强国的专业技术。这意味着供应链存在脆弱性，即使单个芯片组的生产地域更加多样化。

还有依然存在的性能问题。芯片组SoC由于芯片组之间的连接，延迟增加、功耗降低，具体影响因架构、芯片组尺寸和封装技术而异。延迟和偏移等问题不仅影响处理速度，还会影响热行为和长期可靠性。集成多芯片需要硬件和封装团队的高级协同设计，即便如此，结果也可能无法达到单一单片芯片所能实现的无缝效率。

为应对这些性能问题，测试需至少在三个层面进行：单个芯片层面、芯片间和系统层面。与所有测试一样，目标是及早发现缺陷。在多芯片组装中，需要使用精密工具进行多级测试，以确保只组装出优质零件，最大限度地减少昂贵的故障。此外，芯片组SoC引入新的故障模式，因此在多个层面也要求具备容错性。这些模式包括芯片组内的备用通道，以防止故障、弱或噪声通道导致整个芯片组故障，甚至在芯片组整体故障时增加芯片组;芯片组间数据移动时的错误检测代码处理导致数据损坏的临时问题;芯片组健康监测和隔离用于追踪性能下降，隔离故障芯片，防止更广泛的故障。在不同供应商间协调这些测试和容错要求可能会变得困难，导致多芯片系统质量保证的效率低于预期。

除此之外，知识产权相关的潜在问题也可能出现。在混合供应商的SoC中，谁真正拥有这类知识产权？半导体行业最大的公司真的愿意采用去中心化模式，如果这意味着共享知识产权和利润吗？像UCIe这样的标准是一个不错的起点，但该领域仍相对较新，广泛采用还需要时间。

让芯片组成为更主流的解决方案，需要的不仅仅是工程工程;改变需要来自整个生态系统。英特尔已经通过其英特尔Foundry Services朝这一方向努力，旨在支持准确的多厂商芯片模型。我们也开始看到对先进包装晶圆厂的重大投资，以应对这些设备所需的精细高密度集成。

芯片组的广泛应用有望改变汽车和物联网等商业行业。在汽车行业，对自动驾驶和先进驾驶功能需求的不断增长正在挑战传统芯片的能力。芯片组是下一代软件定义车辆的有前景解决方案。2024年底，imec推出了ACP，鼓励整合汽车价值链各领域的资源和专业知识，以更有效地应对关键技术挑战，并识别高性能汽车计算的最佳芯片组架构。

其中一些最重要的投资来自国防和航空航天行业，它们寄望芯片组以实现所需的性能规格。然而，这些发展促使这些行业与商业芯片组的需求有所不同。优先事项在于打造安全的芯片组生态系统，以防止供应链被篡改，并确保系统中每个芯片组的真实性。同时，他们的封装开发侧重于兼容商业市场不要求的组合和SoC设计。但解决这些复杂挑战可能使商业市场更容易实施创新的包装和测试技术。

另一个重要方面是电子设计自动化（EDA）。设计基于芯片组的SoC意味着要管理庞大的复杂度。想想来自不同源和处理节点的多个芯片，以及整个软件包中性能完整性管理的需求。EDA工具可以自动化芯片/封装交互在设计流程不同阶段的分析和仿真，识别热和机械故障等错误，支持芯片间互连的硅前验证等功能。换句话说，它们简化了极其复杂的工艺，支持多芯片设计，同时允许在投入昂贵硬件和制造工艺前快速测试。

EDA工具正在积极开发和改进，西门子、MZ Technologies和Keysight等公司提供解决方案，解决2.5D或3D集成电路的设计与制造挑战，这些技术直接支撑芯片组集成。然而，这些工具对小型初创公司的主流工程师来说几乎难以获得，因为它们需要专业知识才能有效使用。鉴于像UCIe这样的标准极大地受益于EDA工具的支持，随着UCIe在2030年前达到广泛成熟，EDA工具应将变得更加易于获取。作为回报，有效的UCIe实施将为工具本身的自动化提供更详细的框架。

芯片组无法解决半导体供应链中的所有问题，但它们可能有助于缓解一些最大的问题。超越传统的单节点单片设计，可能让我们能够更广泛地分散生产，降低集中制造带来的一些风险。

不过，实现这一点不仅仅依赖巧妙的设计。为了让芯片组真正大规模运行，行业需要更好的封装系统和更严格的互连标准。最后，还需要建立更健全的框架，以应对知识产权相关的问题。